IBM宣佈在芯片研發領域取得里程碑式突破，推出全球首款亞1納米（nm）芯片技術，採用革命性三維"納米堆疊"（nanostack）架構，將晶體管節點推進至0.7納米即7埃量級。這一成就標誌着半導體行業正式突破納米尺度極限，邁入原子級縮放新紀元。

新芯片可在指甲蓋大小的面積上集成近1000億個晶體管，密度約為IBM 2021年發布的2納米芯片的兩倍。據IBM公布的技術結果預測，相較2nm節點芯片，新芯片最高可實現50%的性能提升，或高達70%的能效改善，目標應用覆蓋生成式AI、雲基礎設施及下一代電子設備。

IBM研究院院長、IBM Fellow Jay Gambetta表示，此次突破將技術推進至原子尺度，"我們不只是在縮小晶體管，而是從根本上重新定義芯片的構建方式，以實現更強的算力與能效，為下一個計算時代奠定基礎。"IBM預計，納米堆疊技術最早可在5年內進入量產階段，並支撐至少十年的持續縮放路線圖。

相關研究成果於6月25日正式發布，部分內容同步呈現於VLSI 2026大會。對於面臨傳統制程物理瓶頸的半導體行業而言，此舉提供了延續性能躍升的新路徑，對生成式AI算力、雲計算基礎設施及下一代電子設備的性能與能效提升具有直接意義。美股盤前，IBM一度升逾6%。

納米堆疊：重構芯片的三維架構突破

nanostack是IBM研究人員開發的全新晶體管架構，也是業界已知的首個三維納米片堆疊設計，代表了對當前業界前沿納米片（nanosheet）技術的重大跨越——而nanosheet技術本身亦由IBM發明。

該架構利用三維順序集成，將晶體管垂直堆疊並交錯排列，使單位面積內可容納更多晶體管。與此同時，nanostack允許在各堆疊層採用不同材料組合，使每個晶體管的性能與功耗可獨立優化，突破了傳統平面架構的設計限制。

IBM已通過超薄介電鍵合在CMOS集成中完成實驗驗證，並展示了雙通道工程能力及具備預期開關性能的CMOS反相器功能運作，證實該技術可實際製造並支持真實計算。在VLSI 2026大會發布的新研究中，IBM研究人員還展示了nanostack架構可實現SRAM 40%的面積縮放，在提升能效的同時滿足先進AI工作負載的高帶寬數據需求。

性能躍升：為AI與雲基礎設施提供算力支撐

據IBM公布的技術結果，0.7nm芯片預計相較2nm節點可提供最高50%的性能提升，或高達70%的能效改善，可根據不同應用目標靈活取捨。這一性能躍幅將為生成式AI、雲基礎設施及下一代電子設備提供顯著更強的算力支撐。

IBM將邏輯技術首次延伸至1nm節點以下定義為進入"埃米級縮放"時代，即芯片尺寸接近單個原子的量級。儘管晶體管節點如今已更多指代一代製造工藝而非精確物理尺寸，IBM的0.7nm技術仍通過nanostack架構證明，持續縮放在物理層面仍具可行性。

合作網絡與量產時間表

IBM的半導體研發依託位於紐約州奧爾巴尼市的領先半導體研究設施推進，該設施即將引入由ASML研發的高數值孔徑極紫外（High NA EUV）光刻設備，這是未來邏輯縮放的核心工具。IBM已與Lam Research Corp.、Tokyo Electron（TEL）及SCREEN Semiconductor Solutions, Ltd.展開合作，共同推進High NA EUV工藝與設備開發，相關工作已產出可運行器件。

IBM預計，納米堆疊技術最早可在未來5年內進入量產階段，為芯片製造商提供可實際部署的亞1納米制程選項，並為行業提供至少十年的持續縮放路徑。

量子晶圓代工同步佈局

在芯片製程突破之外，IBM還宣佈計劃成立Anderon——定位為全球首家純量子晶圓代工廠。Anderon將作為IBM的獨立子公司運營，整合IBM在量子計算與半導體制造領域的核心專業技術，旨在助力美國確立全球量子晶圓製造的主導地位。

此舉與IBM在先進邏輯製程上的持續投入形成互補，體現了公司在傳統高性能芯片與量子計算兩條技術路線上同步推進的戰略佈局。