智通財經APP獲悉，廣發證券發布研報稱，半導體制造崛起，韜定律v2將性能提升路徑從單一先進製程，進一步擴展到器件、電路、芯片和系統層面的協同優化，先進封裝、3D集成、混合鍵合、存儲融合和系統互連的重要性有望提升。LogicFolding、3DFolding等路徑有望拉動混合鍵合、TSV、2.5D/3D封裝及相關檢測設備需求;UB、Hi-ONE等系統級互連方案有望提升光互連、先進封裝和系統級測試的重要性;複雜異構集成也將提升測試、量測、良率管理和關鍵材料的重要性。

廣發證券主要觀點如下：

韜定律以時間縮放重構後摩爾時代性能提升框架

傳統摩爾定律主要依靠幾何縮微提升晶體管密度，但先進製程面臨物理、成本和互連瓶頸，單純依賴節點演進繼續提升性能的邊際收益下降。韜定律以時間常數τ作為統一優化目標，將器件開關、互連傳播、存儲訪問、系統通信等問題納入同一時間維度衡量，半導體競爭正從先進節點競賽延伸至器件、電路、芯片和系統全鏈條的時間開銷壓縮。

韜定律v2將時間縮放從理論框架推進到芯片摺疊與AI系統重構

在芯片側，v2進一步強化LogicFolding路徑，通過垂直摺疊關鍵路徑、縮短互連距離、降低RC延遲和時鐘偏斜，在固定節點下實現密度、頻率和功耗的協同改善，Kirin 2026在等性能條件下歸一化功耗由1降至0.59，體現出3D結構重構對芯片能效的直接貢獻。在系統側，v2將τ優化從單顆芯片拓展到AI集群，Unified Bus、Hi-ONE和3DFolding分別從通信協議、近封裝光I/O和封裝拓撲三個維度壓縮系統級數據移動時間，使韜定律由芯片級優化進一步延伸為全棧協同優化框架。

韜定律提升3D集成產業鏈價值，封測、設備、材料和晶圓製造共同受益

LogicFolding和3DFolding依賴高密度垂直互連、混合鍵合、TSV、2.5D/3D封裝和晶圓級3D集成，推動先進封裝從傳統後道工序升級為決定性能、功耗、帶寬和系統集成效率的核心環節。與此同時，混合鍵合需要刻蝕、銅填充、CMP、精密對準、退火、表面處理和量測檢測等前道級工藝支撐，製造與封裝邊界趨於模糊，半導體設備、關鍵材料、封裝測試、晶圓製造和良率管理環節的重要性同步提升。韜定律v2的產業意義並非削弱製造，而是將製造價值從平面製程進一步擴展至3D集成和系統級互連。

風險提示

半導體行業與市場周期性波動風險，半導體制造新技術與新工藝產業化不及預期風險，半導體設備行業競爭加劇風險。