摩根士丹利指出，AI核心瓶頸正從「算力牆」轉向「存儲牆」：DDR5帶寬兩年僅增14%，而推理Token同期激增超320倍，DRAM價格重回近30年高位。預計2030年雲端存儲支出達4180億美元，存儲佔雲廠商資本開支比重將由12%升至40%。未來競爭關鍵在於突破容量、帶寬與成本制約的存儲體系，投資邏輯從GPU向製程、封裝、互連、存算一體及新材料等六大方向擴散。
隨着大模型參數規模、推理Token和Agentic AI快速增長，存儲系統正成為制約AI進一步擴張的核心限制因素。
摩根士丹利在最新發布的全球科技深度報告中提出，容量不足、帶寬受限和成本高企共同構成"存儲牆"（Memory Wall），未來AI基礎設施的競爭，將越來越取決於誰能突破這一系統性瓶頸。
報告預計，到2030年，Agentic AI將貢獻全球DRAM新增需求的26%至77%，雲端存儲支出將增至4180億美元，2026年至2030年複合增速約8%。與此同時，存儲在雲廠商資本開支中的佔比將由2023年的12%提升至2027年的40%，資本投入強度持續攀升。
摩根士丹利認為，這意味着AI產業鏈的投資邏輯正從GPU等計算芯片，逐步向整個存儲生態擴散。未來受益的不僅是傳統存儲廠商，還包括製程、封裝、互連、材料、存算一體等多個細分方向。
報告預計，不含HBM的新型存儲技術總市場規模（TAM）將從2025年的12億美元擴大至2030年的230億美元；若計入HBM，2030年整體市場規模有望達到2760億美元。
從GPU到存儲體系：AI基礎設施的「重心遷移」
摩根士丹利指出，AI產業的核心瓶頸正從「算力牆」轉向「存儲牆」：處理器性能持續攀升，但存儲帶寬與容量的提升嚴重滯後。
數據顯示，DDR5單通道帶寬預計僅從2024年的44.8GB/s增至2026年的51.2GB/s，兩年增幅約14%；而同期全球AI推理Token生成量將從每月約10萬億個激增至3200萬億個，增長超320倍，兩者差距急劇拉大。
存儲成本亦成為AI部署的關鍵制約。當前CPU服務器中存儲相關BOM成本佔比高達73%，DRAM每GB價格更回升至近30年高位。摩根士丹利認為，這已不僅是供給不足，更折射出架構、接口、封裝、計算模式與材料體系的系統性挑戰。
由此，AI產業發展重心正發生遷移：過去市場圍繞GPU展開競爭，未來決定系統擴展能力的將是整個存儲體系。從先進製程、HBM、封裝，到CXL、MRDIMM、存算一體及新材料，圍繞「內存之牆」的技術創新將成為AI基礎設施升級的主要驅動力。
簡言之，GPU決定AI跑多快，內存系統決定AI走多遠。 下一輪AI投資機會，也將從計算芯片延伸至整個存儲產業鏈。
六大創新方向打開產業空間
圍繞突破"存儲牆"，摩根士丹利將未來技術演進歸納為六大方向。
第一是先進製程。 DRAM已進入1γ（1c）節點時代，三星、SK海力士和美光均已啓動量產或爬坡。不過，從1β到1γ的線寬縮小幅度已不足10%，二維DRAM正逐漸接近物理極限。NAND方面，行業已邁入200層至300層時代，美光量產276層產品、三星第九代V-NAND達到286層、SK海力士已實現321層量產，路線圖則指向2030年前突破1000層。
第二是存儲架構創新。 包括PLC NAND、3D DRAM、ZAM以及zHBM等新架構正在推進。其中，3D DRAM希望通過垂直堆疊突破密度瓶頸，但具備完整電容結構的量產仍需較長時間。
第三是先進封裝。 HBM路線圖正邁向HBM4和HBM4E，預計2027年16層HBM4E將實現量產，單棧帶寬達到1.5TB/s至2TB/s以上。SanDisk推出的高帶寬閃存（HBF）則通過TSV連接多個3D NAND陣列，可提供最高4TB顯存容量，在帶寬接近HBM的同時，容量達到其8至16倍，首批樣品預計於2026年下半年交付。此外，晶圓級堆疊（WoW）市場預計將由2025年的1000萬美元快速增長至2030年的98億美元，年複合增速高達322%。
第四是外圍互連芯片。 MRDIMM通過集成MRCD和MDB芯片，實現雙通道並行訪問，可將有效帶寬提升至DDR5原生頻率的兩倍。CXL則藉助PCIe實現內存擴展，突破傳統DIMM容量限制。摩根士丹利將2030年CXL MXC芯片市場規模預測由9.9億美元上調至21億美元，CXL交換芯片市場規模則由6.64億美元上調至19億美元。進入DDR6時代，雙路服務器RCD芯片用量預計將由24顆增至96顆。
第五是存算一體（PIM/CIM）。 三星HBM-PIM（Aquabolt-XL）和SK海力士GDDR6-AiM已進入商業化階段。實驗數據顯示，PIM可將平均內存訪問延遲降低逾50%，部分場景性能提升最高可達16倍，能效提升超過80%。
第六是新材料。 包括Si/SiGe超晶格溝道、TiO₂基電容介質、HZO鐵電材料以及鉬金屬化等新材料體系正加速導入，以降低功耗、提升存儲密度並改善製造工藝，為下一代3D DRAM和3D NAND提供支撐。