AI芯片正在變得越來越大，也越來越熱。

過去幾年，為了繼續提升AI算力，芯片產業想出了很多辦法。晶體管微縮越來越困難，就用Chiplet；單顆裸片裝不下，就用CoWoS把多顆計算芯片放到一起；片上存儲帶寬不夠，就不斷增加HBM；芯片之間的數據傳輸成為瓶頸，又開始發展NVLink、UALink乃至CPO。

但所有這些技術最終都把問題推向了一個越來越無法迴避的物理約束：熱。

在2026年SEMICON Taiwan上，台積電先進封裝研發主管James Chen給出了一組數據，讓人驚歎不已。按照其披露的技術演進預期，從2024年至2029年，CoWoS封裝規模將從約3.3倍光罩尺寸擴大到超過14倍，單個封裝中的計算晶體管規模可能增加約48倍，HBM總帶寬增加超過34倍。與之伴隨的，是AI系統和先進封裝功耗快速提升。相關信息顯示，台積電預計未來五年AI系統功耗可能增加約6倍，先進AI封裝的功耗將從數百瓦逐漸邁向約4.1kW級別。

AI芯片產業正在遇到一個越來越棘手的問題：芯片可以繼續堆，HBM可以繼續加，封裝可以繼續做大，但這些晶體管產生的熱究竟怎麼排出去？散熱，正在從AI服務器的配套問題，逐漸變成決定下一代AI芯片還能不能繼續擴張的底層技術問題。

AI芯片，進入Thermal Scaling時代

回頭看過去幾十年的半導體產業，性能提升很大程度上建立在Scaling之上。

第一階段是晶體管微縮（Transistor Scaling）。晶體管越來越小，從28nm、16nm一路走到7nm、5nm、3nm、2nm、埃米，單位面積能夠容納更多晶體管。

但當先進製程越來越昂貴，單顆芯片尺寸又受到光罩極限等約束以後，產業開始尋找第二種擴展方式：封裝擴展（Packaging Scaling）。Chiplet、2.5D、3D IC、CoWoS、HBM、Hybrid Bonding，本質上都在解決同一個問題：既然單顆芯片無法無限擴大，就把更多芯片放在一起。

台積電今年公布的先進封裝路線圖顯示，到2028年，14倍光罩尺寸的CoWoS計劃可以整合約10顆大型計算芯片和20顆HBM堆疊；2029年還將進一步突破14倍光罩尺寸，並同步推進約40倍光罩規模的SoW-X系統級晶圓技術。

但是封裝繼續擴展之後，一個新的物理約束開始變得越來越突出。一個封裝裏可以放10顆計算芯片，也可以放20顆HBM，但這並不代表這些芯片能夠無限制地同時滿負荷運行。最終決定性能上限的一個核心問題變成：這些晶體管產生的熱，能不能及時帶走。

因此，AI芯片很可能正在進入第三種擴展階段：熱管理擴展（Thermal Scaling）。它解決的並不是「還能塞進去多少晶體管」，而是：同樣的面積和體積裏，究竟還能安全運行多少瓦計算。

這會讓AI芯片性能競爭出現一個非常值得注意的變化：我們不僅要關注單位面積晶體管數量，也不只有TB/s帶寬、凸點間距和Die-to-Die帶寬，還會越來越關注一個過去更多存在於熱工程領域的指標：W/cm²，也就是單位面積能夠處理多少瓦熱量。

在NVIDIA GTC 2026的一場液冷技術會議中，Supermicro披露，服務器機櫃功率過去幾年已經從約45kW迅速提高，而Vera Rubin參考架構單機櫃可達到約227kW。按照其展示的規劃，下一階段甚至可能進入400—500kW級，長期進一步向兆瓦級機櫃逼近。Supermicro同時表示，Vera Rubin要求100%液冷。

一顆600W的GPU可以用大型散熱器或者冷板來解決散熱的問題，但如果一個封裝最終整合十顆大型計算芯片和20顆HBM，功耗向數千瓦發展，傳統散熱路徑的壓力就會快速增加。

2026年7月發表在《Applied Thermal Engineering》的一項2.5D封裝熱管理研究，就構建了包含環氧塑封材料和RDL的現實測試結構，在約948W總功率、400W/cm²熱流密度環境下研究Chiplet之間的熱耦合問題。論文就把「抑制不同Chiplet之間的熱串擾」列為微流道冷卻的重要目標。【1】

因而現在，散熱問題會不斷向製造的上游移動。我們現在看到的趨勢是：邏輯芯片、存儲、先進封裝和設備廠，正在同時把熱管理往半導體制造環節內部搬。

台積電押注Microchannel，

散熱正在逼近晶體管

在SEMICON Taiwan 2026上，James Chen將微流道冷卻（Microchannel Cooling）作為未來高功率AI先進封裝的重要技術方向之一。TrendForce報道顯示，其研究結構已經展示超過5kW級別的散熱能力，用於應對未來4kW甚至更高功耗的先進AI封裝。

在講微流道冷卻技術之前，讓我們先來看看當前的散熱存在哪些痛點。

回看過去幾十年，芯片散熱的基本思路其實沒有發生根本改變，都是儘可能把熱從硅片傳遞到外部，再通過空氣或者液體帶走。

最早的數據中心主要依賴風冷。芯片產生熱量以後，通過導熱材料、熱擴散蓋和大型散熱器把熱傳遞給空氣，再依靠風扇和機房空調排出。

隨着GPU進入數百瓦時代，直接液冷開始快速普及。典型冷板的散熱路徑大致是：硅片 → 導熱界面材料 → 熱擴散蓋 → 導熱界面材料 → 冷板 → 冷卻液。與空氣相比，液體能夠承擔更高的熱流密度，但這裏仍然存在一個無法消除的問題：芯片和冷卻液之間隔着多個材料界面。而任何一個界面，都意味着額外的熱阻。

IBM關於先進芯片熱管理的研究就指出，傳統倒裝芯片封裝通常通過芯片背面向液冷板散熱，中間需要銅蓋和導熱界面材料實現機械保護與熱傳導。減少一個導熱界面，甚至直接讓冷板更加靠近裸片，都可以繼續降低熱阻。IBM認為，層間冷卻是唯一一種能夠隨芯片堆疊中芯片數量擴展的體積冷卻解決方案（下圖a），因此能夠實現極高的3D集成度。由於芯片堆疊流體腔內流經的水冷液附近存在電氣互連，因此需要特定的密封結構，例如環形結構。雙相介質冷卻可以降低這種複雜性。然而，即使在高壓下，封裝也需要提供結構完整性支撐（圖 4b、c）。【2】

a) 層間冷卻拓撲結構示意圖。b) 層間冷卻模塊。c) 層間冷卻芯片堆疊的掃描電鏡圖像橫截面，微通道壁上嵌入有TSV。（圖源：IBM）

因此，從工程邏輯看，既然外面的冷板距離晶體管還太遠，就繼續把冷卻結構往硅片方向推進。

Microchannel Cooling，也就是微流道冷卻，正是在這種背景下開始受到重視。它的基本原理是：在靠近芯片的位置加工大量微米尺度流道，讓冷卻液直接經過高熱流區域，從而縮短熱從硅片進入冷卻液的距離。

事實上，微流道並不是什麼突然出現的新技術。早在1981年，學術界就已經開始研究利用硅微流道為高熱流密度芯片散熱；2012年，DARPA啓動ICECool項目，更明確提出把微流體冷卻帶進基板、芯片和封裝內部。

台積電也已經研究多年。2021年，台積電就曾公開一種面向3D IC的直接硅水冷方案：通過低溫鍵合將帶有溝槽和網格狀冷卻結構的硅蓋板與邏輯芯片結合，讓冷卻水儘可能靠近芯片背面。其測試結構曾實現單顆SoC超過2600W的總散熱功率，對應約4.8W/mm²的功率密度；進一步採用直接硅背面水冷後，演示功率密度超過7W/mm²。

所以Microchannel真正的創新，並不只是「把水道做得更小」，而是把原本位於芯片外部的冷卻結構逐漸搬進封裝甚至硅片內部。值得注意的是，Microchannel Cooling本身也並不是一條單一的技術路線。一個關鍵分歧在於：微流道究竟應該做到多靠近硅片？

2026年發表在Nature旗下《Communications Engineering》的一項研究選擇了一條相對摺中的路線。研究人員沒有把微流道直接加工進半導體基底，而是將其嵌入封裝基板，形成Direct-to-Package冷卻。實驗中，這套方案處理的熱流密度達到約625W/cm²，只需要約2—4mL冷卻液；相比環境空氣冷卻，其結溫和熱阻降低約6—7倍，相比傳統帶TIM的液冷散熱器也降低約2—3倍。【3】

直接封裝冷卻概念的設計和原型

上圖為所提出概念的示意圖，下圖為微流控基板和封裝原型的組裝示意圖。（圖源：Nature）

另一條路線則更加激進——繼續讓冷卻液向硅片內部靠近。2026年，KAIST與Georgia Tech研究人員展示了一種歧管式微流道冷卻器，將微流體結構直接嵌入硅熱測試芯片，並採用低於350℃的CMOS兼容工藝製造。在室溫單相水冷條件下，該結構實驗展示了超過2000W/cm²的芯片級熱流密度，同時將結溫控制在100℃以下，總壓降僅7.8kPa。【4】

而現在，Microchannel也已經不再只是實驗室裏的研究課題。

微軟此前已經測試了一套芯片內微流體冷卻系統，直接在硅片背面刻蝕出微小流道，讓冷卻液儘可能貼近高溫硅片流動。實驗室測試顯示，根據不同工作負載和系統配置，這套方案的散熱效果最高可達到傳統冷板的3倍，並將GPU內部硅片的最大溫升降低65%。微軟還利用AI識別芯片不同區域的熱點分佈，對微流道進行針對性設計，讓冷卻液更加精準地流向高熱區域。微軟已經開始研究如何把這項技術真正納入芯片製造和數據中心部署。下一步，微軟計劃繼續與晶圓製造和芯片合作伙伴推進Microchannel在未來自研芯片中的應用。

把這些進展放在一起，會發現Microchannel正在經歷一個很重要的變化：它正在從一項「散熱技術」，逐漸變成一項「芯片技術」。而它的產業化也面臨一個非常現實的矛盾：冷卻液離晶體管越近，散熱潛力越大；但冷卻系統每向硅片靠近一步，製造難度、密封要求和可靠性挑戰也會隨之提高。

如果繼續沿着這條路線前進，散熱技術大致可以形成這樣一條演進路徑：風冷 → 冷板液冷 → 封裝內微流道 → 直接硅片冷卻。

HBM可能比GPU更怕熱

這種趨勢並不限於計算芯片。當AI芯片進入2.5D先進封裝時代以後，需要解決的已經不只是GPU或者AI ASIC自身產生的熱。旁邊的HBM，同樣可能成為整個封裝的散熱瓶頸。

HBM則是另一種結構。它不是一顆普通的平面DRAM，而是把多層DRAM裸片通過TSV垂直堆疊起來。隨着HBM從早期的4層、8層逐漸發展到12層乃至16層，相當於越來越多的有源硅片被壓縮在一個很小的立體空間裏。

這意味着HBM面臨的熱問題具有兩個維度：一個是自身產生的熱，另一個是旁邊計算芯片傳過來的熱。這正是2.5D先進封裝帶來的一個新問題——熱耦合。

Vinci在2026年發布的一項2.5D AI加速器封裝研究指出，現代AI加速器和HPC器件的功率密度已經經常超過1W/mm²，而先進2.5D封裝正在將高功率AI ASIC與8—16顆HBM共同集成。由此產生的一個問題是熱耦合：ASIC內部形成的局部熱點會向相鄰HBM橫向傳熱，推高HBM結溫，進而可能造成工作頻率下降、性能降頻以及存儲器加速老化。研究展示的一個代表性封裝由2顆AI加速器ASIC和8顆HBM組成，在最大功耗條件下，HBM結溫已經接近100°C。【5】

HBM溫度持續升高之後，同樣可能影響工作頻率和系統性能，並加速存儲器老化，最終影響整個AI加速器的可靠性。更麻煩的是，隨着先進封裝不斷做大，這種熱耦合還可能越來越複雜。

過去芯片佈局更多考慮的是信號距離、帶寬、佈線和封裝面積。例如，把HBM儘可能靠近GPU，可以縮短信號路徑，提高互連效率。但從散熱角度來看，兩顆高功率芯片靠得越近，又可能加劇彼此之間的熱影響。

於是一個新的矛盾出現了：電氣設計希望芯片靠得更近，熱設計卻可能希望它們離得更遠。

因此，可以看到，過去HBM競爭更多圍繞堆疊層數、容量和帶寬，現在存儲廠已經開始直接修改HBM內部結構來解決散熱。

2026年5月，SK海力士發布iHBM方案，在HBM封裝內部加入集成冷卻元件ICE（如下圖所示）。這種採用電絕緣、高導熱硅基材料製作的結構，會在HBM內部額外形成熱傳導路徑。SK海力士稱，該方案可以使熱阻降低30%以上，並計劃面向下一代高性能HBM應用。

SK海力士公布的「iHBM解決方案」概念圖

（來源：SK海力士）

三星也在做類似的事情。三星在COMPUTEX 2026展示的HBM4E/HBM5技術中加入了HPB，也就是熱傳導塊。三星指出，負責HBM與GPU高速通信的Die-to-Die PHY已經成為基底芯片內部的重要發熱區域，數據傳輸速度越快，局部發熱越嚴重。因此HPB專門在這一高速接口附近構建額外熱傳導路徑，把熱量更快導出。三星目前正在HBM4E上驗證這一技術，並計劃在HBM5中採用。

所有這些技術都在表明，冷卻液正在越來越靠近晶體管。過去是在機房裏冷空氣；後來進入服務器；再後來進入冷板；現在開始進入封裝；未來甚至可能直接面對硅片。散熱技術的邊界，也因此第一次真正進入了半導體封裝內部。

當散熱進入芯片，

新的半導體產業鏈來了

但微流道能不能真正成為產業，並不取決於實驗室裏能不能給一顆芯片降溫。真正困難的問題是，怎麼把它穩定地製造出來。

這也是今年SEMICON Taiwan上另一個非常值得關注的變化。

德國工業激光與半導體設備廠商TRUMPF首次展示了一套面向AI芯片集成冷卻的超短脈衝激光加工方案。按照TRUMPF 9月1日發布的信息，這套技術可以直接在芯片堆疊結構內部加工超細冷卻微結構，公司的目標不是實驗室原型，而是實現這些冷卻微結構的工業化、低成本製造。

這個信號的重要性其實不亞於台積電研究微流道本身。因為一項技術真正成為半導體產業，往往需要經歷：架構設計 → 工藝開發 → 設備 → 材料 → 良率 → 大規模量產。當專門的設備廠開始為芯片集成冷卻開發工業化工具時，說明散熱正在從系統部件進入製造工藝。

傳統液冷產業鏈主要圍繞冷板、CDU、泵、歧管、換熱器等系統部件展開。但如果微流道進一步進入封裝甚至硅片，產業鏈會發生明顯變化。

首先是微結構加工。微流道尺寸越來越小以後，可以採用激光，也可能涉及硅刻蝕、深刻蝕等半導體加工方式。結構尺寸、表面粗糙度、流道一致性都會直接影響流量和散熱性能。

其次是鍵合和密封。把微流道刻出來只是第一步。冷卻液必須被可靠地封閉在距離昂貴AI芯片非常近的位置。封裝層與微流道結構之間如何鍵合，長期熱循環後會不會泄漏，界面材料是否發生腐蝕，都可能成為新的工藝挑戰。

再往下是流體分配結構。一個大型AI封裝內部並不是每一個位置功耗都一樣。未來的冷卻系統很可能需要根據計算芯片、HBM和I/O Chiplet的位置設計不同的流量分配。如果局部流量不足，就會形成新的熱點；如果流道過細，又會帶來更高壓降和泵送功耗。

最後還有檢測和可靠性。傳統先進封裝已經需要X-ray、聲學檢測、光學檢測等手段檢查凸點、空洞和鍵合問題。未來如果封裝內部再增加液體通道，就還要解決流道完整性、密封、泄漏檢測、顆粒污染，甚至冷卻液與材料兼容性等問題。這也是微流道距離真正大規模應用仍然存在的重要門檻。

2026年一篇關於Microchannel Cooling的綜述就指出，冷卻介質選擇、微流道結構、基板材料以及製造複雜度，仍然是這類技術進一步產業化必須解決的問題。不同冷卻液在導熱性能、電絕緣性、黏度和化學穩定性等方面存在明顯取捨。

特別是「水離芯片越來越近」這件事，本身就意味着可靠性要求急劇提高。對於價值數萬美元甚至更高的AI加速器而言，任何微小泄漏、堵塞或者材料兼容性問題造成的損失，都遠遠高於普通服務器。

因此，嵌入式冷卻並不會在短時間內徹底替代冷板。更現實的情況可能是一條逐漸向內遷移的技術路線：傳統冷板仍然大量存在，但內部結構越來越精細；隨後微流道進入熱擴散蓋或者封裝；在最高功率密度的產品上，再進一步向直接硅片冷卻發展。

真正重要的不是哪一種技術最終勝出，而是：冷卻正在新增一整套與半導體制造高度相似的工藝需求。

結語

HBM廠商開始增加專門熱傳導路徑；先進封裝開始研究微流道；設備廠開始開發微結構製造工具。這些看似零散的技術變化，實際上指向的是同一個趨勢：熱管理正在成為AI算力擴展的一部分。

對於未來的AI芯片而言，水路結構將與電路線路（RDL、TSV、Power Delivery Network）一樣，在晶圓與封測階段被共同設計、蝕刻和鍵合。散熱能力不再只是 AI 算力系統的輔助保障，它已經變成了半導體制造工藝本身，並正在成為決定下一代AI算力上限的終極物理邊界。