據中國台灣媒體報道，台積電(TSMC)計劃在2028年將其芯片封裝(CoWoS)產能從2026年的水平翻一番。台積電的CoWoS是人工智能GPU的領先封裝技術，被英偉達(NVIDIA)等大型企業廣泛採用。報道還指出，此次產能擴張正值現有產能限制導致產能溢出效應波及聯電(UMC)和安靠(Amkor)等其他企業之際。

報告稱，英特爾預計到2028年其CoWoS晶圓產能將達到每月4.5萬片晶圓。

台積電CoWoS技術的旺盛需求和由此導致的供應短缺，促使其他供應商和技術開始嶄露頭角。英特爾的EMIB-T技術便是供應鏈報告中經常提及的一種技術。EMIB-T的架構與CoWoS截然不同。它依賴於位於有機基板內部的被稱為「橋接器」的通路和電路，邏輯芯片和存儲芯片等組件就放置在這些橋接器之上。

另一方面，CoWoS 依靠中介層來實現內存芯片、邏輯芯片和主計算機之間的通信。該中介層由稱為硅通孔 (TSV) 的垂直電路組成，這些電路的高密度設計能夠實現更高的帶寬和更低的延遲，這非常適合 NVIDIA 等公司的高性能 AI 芯片。

中國台灣一家媒體援引分析師的話稱，台積電計劃到2028年底將其CoWoS(晶圓封裝)產能提升至每月26萬片，而該公司今年的產能預計為每月13萬片。具體而言，此次產能擴張將主要集中在台積電位於美國亞利桑那州的工廠和台灣AP7工廠。雖然台積電亞利桑那州工廠能夠生產最新的芯片產品，但由於該公司所有產能都位於中國台灣地區，這些芯片必須空運至中國台灣進行封裝。

分析師們還對英特爾 EMIB-T 的產能進行了推測。他們認為，如果將 EMIB-T 的產能換算成 CoWoS 的 12 英寸晶圓當量，到 2027 年，其產能可能在每月 15,000 至 20,000 片晶圓之間，到 2028 年，其產能可能在每月 40,000 至 45,000 片晶圓之間。

EMIB-T的架構使其更適合定製AI芯片，例如谷歌和亞馬遜設計的芯片。中國台灣分析師補充說，台積電CoWoS的短缺導致對其他封裝公司(如安靠、聯電和日月光)服務的需求上升。

一文讀懂CoWoS產能爭奪戰

如果說過去十年半導體行業的主旋律是「摩爾定律」，那麼當下最響亮的關鍵詞一定是先進封裝。

隨着大模型參數從百億級狂飆至萬億級，單純依靠工藝微縮提升算力的路徑正在逼近物理極限。一顆AI芯片要同時裝下海量計算單元與高帶寬內存，傳統2D封裝早已力不從心。於是，HBM+CoWoS的黃金組合，幾乎成了所有高端AI芯片廠商的必選項。

從英偉達的Blackwell架構GPU，到AMD的MI系列加速器，再到雲廠商自研的訓練芯片——誰能拿到足夠的CoWoS產能，誰才能在AI算力競賽中真正站穩腳跟。

一場圍繞台積電CoWoS封裝產能的「卡位戰」，在全球芯片巨頭之間悄然打響。

為什麼非CoWoS不可?

CoWoS(Chip-on-Wafer-on-Substrate)是台積電研發的2.5D先進封裝技術。簡單來說，它不再把芯片和內存直接焊在基板上，而是通過高密度的TSV(硅通孔)和微凸點，將GPU/ASIC等計算芯片與HBM內存芯片並排放置在一片中介層(Interposer)上，通過中介層內部密集的微細線路實現芯片間的高速互聯，最後整體封裝到基板上。

圖源：大道至簡不簡單

為什麼要多此一舉?傳統PCB電路板的線寬太粗，信號傳輸距離和速度都受限。一顆GPU往往需要同時連接多顆HBM，帶寬需求高達每秒數TB，唯有硅中介層的超細線路才能負荷如此龐大的傳輸量。

2011年，台積電正式推出CoWoS，歷經多輪迭代，目前已形成CoWoS-S(整片硅中介層)、CoWoS-R(RDL中介層)和CoWoS-L(局部硅橋+有機基板)三類方案。其中CoWoS-L是當前主流方案——以「局部硅橋」替代超大單片硅中介層，在降低翹曲與成本的同時，支持更大的封裝面積和更多的HBM堆疊。

這套架構的核心優勢非常明顯：

帶寬提升：HBM與GPU通過硅中介層直接互聯，帶寬可達傳統DDR的數十倍，徹底解決AI訓練中的「內存牆」問題;

功耗更低：信號傳輸距離大幅縮短，數據搬運功耗顯著下降;

集成度更高：多顆Chiplet小芯片+多顆HBM可以在同一個封裝內協同，突破單顆芯片的面積限制。

可以說，沒有CoWoS，或許就沒有今天動輒數千億參數的大模型訓練芯片。

誰在搶CoWoS?

根據摩根士丹利對供應鏈的調研預測，2026年全球關鍵客戶CoWoS晶圓總需求約為138.4萬片，到2027年將飆升至268.2萬片，兩年近乎翻倍。這場產能爭奪戰的參與者，早已從單一的GPU廠商蔓延至整個AI算力產業鏈。

按關鍵客戶劃分的全球CoWoS產能需求預測

英偉達：仍是主角，但份額正在稀釋

不難看到，英偉達(NVIDIA)仍是絕對主角。

2026年英偉達對CoWoS的產能需求是780千片，2027年躍升至1200千片，穩居第一。從Hopper到Blackwell以及最新的Rubin架構，每一代GPU都深度綁定台積電CoWoS-L工藝。

同時，CoWoS-R主要用於英偉達的Vera CPU生產，預計出貨量達575萬顆，強勁的預訂量表明Vera CPU出貨量將近乎翻倍，對CoWoS-R產能需求也達100千片以上;CoWoS-S則用於Quantum和Spectrum交換機芯片。

整體來看，英偉達一家就包走了台積電過半的CoWoS產能。

但值得注意的是，英偉達在整體需求中的佔比將從2026年的約56%下降至2027年的約45%——絕對值在漲，但份額佔比正在被稀釋。這意味着，CoWoS市場格局正在從英偉達「一家獨大」走向多強並立。

AMD：2027年最大黑馬，增量直追英偉達

如果說英偉達是存量王者，AMD就是最兇猛的追趕者。

AMD 在2026年的CoWoS產能僅130千片，2027年暴增至530千片，400千片的增量幾乎與英偉達(442k)持平;主要驅動力來自AMD MI 系列 AI 服務器芯片放量，以及3D V-Cache和Chiplet架構的大規模採用，讓AMD對CoWoS的需求在一年內翻了三倍還多(增長307%)。

據悉，AMD在2027年重點產品為MI455，年底少量生產MI500(Arcadia);針對AMD的Venice CPU領域，AMD主要依靠ASE/SPIL、Amkor等非台積電的CoWoS工藝，產能從5萬片激增至27萬片，預計對應675萬顆CPU產量，主要受Agentic AI需求驅動。

有趣的是，被AMD收購的Xilinx的10k片需求原地不動，這大概能說明增長全部來自AMD自有產品線的爆發，FPGA產品線對CoWoS的需求似乎已飽和，或技術路線轉向其他封裝方式。

Broadcom網絡芯片穩健增長

2026年，博通的產能需求是300千片，是CoWoS的第二大需求方;2027年預計將增長至484千片(按年增長61%)，被AMD反超位列第三。

與前兩者不同，博通的主力產品並非GPU，而是高端網絡交換芯片。AI集群對800G、1.6T交換機的需求激增，推動博通的Tomahawk系列芯片全面轉向CoWoS先進封裝。此外，博通也在協助谷歌TPU v7(Ironwood)和v8i(SunFish)，以及谷歌TPU v7(Ironwood)和v8i(SunFish)芯片的設計和代工業務，佔用CoWoS產能。

聯發科異軍突起

聯發科從40千片飆至180千片，增長350%。聯發科的爆發是這張排行榜上最意外的看點，這家傳統的手機芯片巨頭正大舉進軍AI加速器市場，雲端和邊緣的ASIC芯片開始大規模採用CoWoS，增速在所有頭部客戶中位列第一。

有供應商透露，聯發科的ASIC業務主要是源於谷歌TPU v8t(ZebraFish)，預計對應360萬顆出貨量。

AWS：雲廠商自研芯片穩步上量

AWS兩條自研芯片產品線(Annapurna和Alchip)合計需求從88千片增至126千片，反映出Trainium訓練芯片與Inferentia推理芯片的持續迭代，代表着雲廠商擺脫對單一GPU供應商依賴的決心，只是增速相對頭部廠商更為溫和。

Marvell與GUC：定製ASIC暗流湧動

Marvell從17千片增長到64千片、GUC從14千片增至60千片，分別增長276%和329%。這兩家的激增折射出一個趨勢：定製化AI ASIC市場正在爆發。Marvell的DPU與AI網絡芯片、創意電子(GUC)的ASIC設計服務業務，都在大量消耗CoWoS產能。

越來越多的互聯網公司選擇自研AI芯片，而它們都需要通過設計服務廠來對接台積電的封裝產能。

Cisco：傳統賽道增長停滯

思科體量和增幅較小，需求僅從5千片增至6千片，反映出傳統網絡設備與中低端FPGA對高端CoWoS的拉動有限。這部分市場正在逐步被AI相關需求所擠壓。

整體來看，CoWoS的需求結構正在發生深刻變化：

AI GPU陣營是基本盤：英偉達+AMD+博通佔據了絕大部分產能;

ASIC與網絡芯片是新增量：聯發科、Marvell、GUC受益AI交換機、高速互連芯片需求，封裝需求翻倍增長，增速遠超行業平均;

雲廠商自研芯片是長期變量：雖然當前體量不算太大，但云端自研大模型芯片持續擴產，同時也代表着算力供應鏈去中心化的方向;

傳統FPGA/網絡設備：Xilinx、Cisco需求停滯，傳統業務對高端CoWoS拉動有限。

從行業總量視角來看，全球頭部關鍵客戶對CoWoS的產能需求從2026年的合計約 138.4萬片，增至2027年合計約 268.2萬片，整體增長約 94%。兩年間全球CoWoS晶圓需求近乎翻倍，印證了摩根士丹利對先進封裝賽道高增長的判斷。

當所有玩家都在往同一條賽道上擠的時候，產能緊缺的問題自然浮出水面。

產能瓶頸：台積電跑得夠快，但還不夠

早已意識到CoWoS戰略價值的台積電，已經在拼命擴產。

據數據統計，2022年CoWoS月產能僅約1萬片，2025年已逼近7萬片。隨着台積電及其合作伙伴積極擴產，台積電的CoWoS月產能到2026年有望達到創紀錄的12萬至14萬片晶圓，2027年進一步增至17萬片/月(部分規劃顯示2027年底產能將達20萬片/月)，擴產主要集中在台南和嘉義，擴產規模將大幅超過此前水平。

台積電在擴產CoWoS的同時，正積極推進行業領先的CoPoS(Chip on Panel on Substrate)面板級封裝技術，試點生產線預計2026年6月完成調試，最早2028-2029年實現大規模量產，以應對大尺寸芯片的封裝需求。

台積電之外，其它陣營也在積極擴產：預計到2027年底，非台積電陣營(ASE/SPIL、Amkor等)的CoWoS產能將擴張至每月8萬片(80kwpm)。其中ASE/SPIL從2026年底的30kwpm增至50kwpm，Amkor從20kwpm增至30kwpm，均側重於CoWoS-L和CoWoS-R。

能看到，行業供應結構開始從台積電單點主導，轉向晶圓代工與封測廠並行擴容。UBS預計，CoWoS行業月產能預計將從2026年底16萬片增至2027年底的25萬片，一年增幅約56%。這輪擴產背後，Rubin、AMD Venice、Google TPU和Amazon Trainium正在同時增加封裝需求。

與此同時，在未來5年內，台積電CoWoS將持續以每年放大尺寸的節奏發展，以整合更多的邏輯和HBM。2026年已生產全球最大的5.5倍光罩尺寸CoWoS，良率超過98%，後續整合20個HBM的14倍光罩尺寸CoWoS將於2028年量產，以及可整合24個HBM、大於14倍光罩尺寸的版本，則於2029年就緒。

供應鏈透露，不僅CoWoS需求強勁，台積電的SoIC及CoPoS進度也很快，讓設備供應鏈訂單期望能見度直接到了2030年。例如台積電的SoIC產能也在持續擴產，此前預估2027年月產能約由1萬片拉升至2萬片，最新則傳出上調至至5萬片，英偉達包下大量產能。

然而，新增產能很快就會面對更大的訂單池。

據UBS測算，CoWoS產能總需求將從2026年的130.7萬片增至2027年的247.5萬片(上文摩根士丹利預測為268.2萬片)，一年增長約89%，明顯快於同期行業月產能增幅。

圖源：UBS

據供應鏈透露，目前CoWoS供需缺口約20%，預計到2026年底才能收窄至約10%。另有機構測算，2027年產能缺口可能擴大至約70萬片，超過30%。

有供應鏈廠商指出，即使CoWoS月產能上調至20萬+片，也難以滿足所有客戶訂單需求，加上仍存在擴產、壟斷與美國本土製造等風險。很多客戶已從先前幾乎獨供的台積電，將日月光、硅品科技、Amkor等列為外溢訂單對象，建立先進封裝第二供應路徑。

另一方面，擴產速度跟不上需求也存在其它原因：一方面工藝門檻高，CoWoS涉及大尺寸硅中介層、TSV通孔、微凸點鍵合等多項精密工藝，良率爬坡需要時間;另一方面，設備供應鏈長，先進封裝所需的鍵合機、檢測設備交期長達一年以上，不是有錢就能立刻擴產;同時，CoWoS與HBM大多時候是綁定關係，SK海力士、三星的HBM產能跟不上，CoWoS產能再大也無法出貨。

這就導致了一個尷尬的局面：台積電CoWoS產能在2024-2026年持續處於滿產狀態，訂單能見度甚至已經排到了2027年。

在這種情況下，各大芯片廠商為了鎖定產能，不得不提前一年以上與台積電談判，甚至出現了「搶產能」優先級的行業潛規則。

還有一點需要關注的是，在CoWoS封裝需求上升的同時，前端先進製程也在變緊。

UBS指出，雲端AI產品佔台積電N3需求的比例將從2026年的35%升至2027年的72%，兩年平均產能利用率分別約108%和109%。Rubin、Vera CPU、Google TPU與Trainium都要先獲得N3晶圓，隨後才能進入CoWoS環節。

在這個過程中，客戶結構也在快速變化。英偉達佔台積電N3產能的比例預計從2026年的10%升至2027年的30%，Broadcom從10%升至16%;同期Apple佔比從38%降至14%。雖然消費電子仍有需求，但云端AI正明顯提高對先進製程和後端封裝的雙重佔用。

因此，CoWoS供給能否跟上，取決於這些環節是否都能按同一節奏爬坡。

2027年底25萬片的行業月產能目標，需要先進製程晶圓供給、OSAT全流程良率、鍵合與量測設備交付同步兌現，也要等Rubin、Venice和TPU按計劃放量。需求來自更多客戶後，CoWoS擺脫了對單一GPU周期的依賴，卻增加了產品組合和排期複雜度。

近期業界有聲音傳出，台積至今仍未確立設備商的訂單分配，供應商如坐鍼氈，擔心形成降價搶單氛圍，同時設備下單至生產出貨時程，至少7~9個月，業內擔心可能難以如期交付設備。

此外，比產能更棘手的問題是技術與成本瓶頸。

據悉，CoWoS依賴的硅中介層面臨成本高、尺寸受限、易翹曲三大難題。12英寸硅中介層單片成本逾百美元，佔整體封裝成本一半以上。尤其是隨着AI芯片越做越大——NVIDIA B200的封裝面積已達單片硅中介層承載極限的3到4倍——硅中介層的尺寸瓶頸已難以迴避。下一代Rubin GPU尺寸更大，目前只能靠「局部硅橋+有機基板」的方式應急。

英特爾、三星「磨刀霍霍」

CoWoS產能喫緊，也給了競爭對手機會。

CoWoS並非2.5D封裝的唯一答案，競爭對手們正在加速佈局自己的替代方案。尤其是在先進製程領域鏖戰多年的英特爾和三星，在先進封裝這塊鉅額的市場蛋糕與產能缺口面前，磨刀霍霍。

英特爾的EMIB與Foveros

英特爾擁有自己的2.5D/3D封裝技術矩陣。

其中，EMIB(嵌入式多芯片互連橋接)技術正積極搶佔市場。與CoWoS不同，EMIB通過局部嵌入式硅橋替代全尺寸中介層，實現芯粒間局部高速互連，良率更高，成本大幅降低。

圖源：岐人覆盤

對比CoWoS，EMIB硅用量僅其1/3-1/5，單顆成本低30%-50%;EMIB-M已支撐6倍光罩尺寸，預計2026-2027年達8-12倍;熱膨脹失配風險低，翹曲問題少，良率已突破90%。

EMIB工藝也在不斷演進迭代：

EMIB(一代)：基礎硅橋，面向CPU+GPU/HBM一般異構集成。

EMIB-M(Matrix)：多橋陣列。當前6倍光罩，2026-2027年目標8-12倍，瞄準超大規模多芯粒AI芯片。

EMIB-T(Through-Silicon-Via)：硅橋引入TSV實現垂直供電。電源與信號從封裝底面直達芯片，抑制DC/AC噪聲串擾，契合AI加速器與數據中心芯片對帶寬和功耗的嚴苛要求。後段良率已爬至90%以上。

EMIB+玻璃基板：2026年初首發，78×77mm巨型封裝(2倍標準光罩)，「10-2-10」堆疊(800μm厚玻璃芯+上下各10層RDL=20層電路)，定位HPC與AI服務器。

圖源：岐人覆盤

在市場進展方面，2026年英特爾EMIB-T封裝已拿下Google下一代TPU的訂單;英偉達下一代GPU Feynman也計劃導入EMIB;Meta也計劃在2028年的CPU中採用;SK海力士正與英特爾合作測試EMIB，以降低對CoWoS的依賴。

近日，英特爾宣佈任命李錫熙為Intel Foundry執行副總裁，負責先進封裝、系統集成、後端技術開發和後端製造，並直接向CEO陳立武彙報。

這一任命的核心意義在於，Intel正在把先進封裝提升為Foundry業務的重要增長點。AI加速器通常需要把邏輯芯片、HBM、I/O芯片和其他Chiplet集成到同一封裝中，封裝平台能力直接影響客戶是否願意採用Intel Foundry。Intel將後端封裝獨立強化，有助於其在18A、14A和後續製程之外，提供更完整的系統級製造方案。

對全球格局而言，Intel並不只是希望在前道製程上追趕台積電，也在試圖通過EMIB、Foveros、EMIB-T和混合鍵合等後端技術，吸引AI ASIC、HPC和雲服務客戶。先進封裝可能成為Intel重新進入高端客戶供應鏈的切入口。

有業內人士表示，EMIB正從CoWoS替代選項躍遷為AI大芯片時代的封裝第二極，其「硅橋+玻璃基板」的雙線演進正在制約CoWoS的溢價空間。

Foveros則是Intel真正的3D堆疊技術，可實現邏輯芯片疊邏輯芯片。隨着英特爾IDM 2.0戰略推進，其封裝業務也開始對外接單，直接對標台積電CoWoS和SoIC。

三星的I-Cube

三星的競爭優勢在於其能夠提供從HBM製造、邏輯製程代工到先進封裝的完整「交鑰匙」方案。

三星的SAINT(Samsung Advanced Interconnect Technology)家族涵蓋了I-Cube(2.5D)和X-Cube(3D)技術，背靠自身HBM內存產能優勢，三星正在全力爭取AI芯片客戶的封裝訂單，試圖形成「內存+封裝」的一體化競爭力。

圖源：冷酷的岩石

I-Cube利用硅中介層集成邏輯芯片與HBM，目前已能支持多達8個HBM堆棧的集成。針對下一代HBM4，三星正積極推進混合鍵合技術，以取代傳統的微凸點堆疊，旨在提升熱耗散能力並縮減封裝高度。三星計劃到2026年將其HBM月產能大幅提升至25萬片，以期在高性能AI加速器市場奪回主導權。

不過有行業人士表示：「採用三星 2.5D 封裝平台的客戶，要麼出貨量很小，要麼只是幾個月的短期項目。在先進封裝決定芯片性能的時代，三星亟需加強這一領域的競爭力。」

對此，三星正將2.5D封裝的技術路線從傳統的晶圓級封裝(WLP)轉向面板級封裝(PLP)。PLP使用方形大尺寸面板，面積利用率高，生產效率優於圓形晶圓。隨着 AI 芯片尺寸不斷增大，PLP的適用性將進一步提升。三星正在推進將Cube技術從WLP改為 PLP，並着手開發面向超大芯片的「系統級面板(SoP)」，目前開發尺寸為415mm×510mm。

行業玩家的多元路線

此外，ASE(日月光)、Amkor(安靠)等封測巨頭也在發展類似的2.5D封裝方案，雖然在最尖端性能上與CoWoS尚有差距，但在成本與產能靈活性上具備優勢，正在蠶食中高端市場。

例如，日月光推出的VIPack™平台旨在支持從扇出型芯片封裝(FOCoS)到共封裝光學(CPO)的全方位異質集成需求。為了應對AI爆發帶來的產能短缺，日月光計劃在2025年投入超過60億美元的資本支出，重點在高雄及中科廠區擴充類CoWoS產能。日月光還展示了先進的硅光子技術，通過將光學引擎直接集成在封裝基板上，大幅提升了AI數據中心內部的數據傳輸效率。

安靠作為全球第二大OSAT，其戰略重心在於與先進製程代工廠的緊密綁定。安靠與台積電簽署了諒解備忘錄，將在其亞利桑那州新廠為台積電提供封裝與測試支持，從而縮短晶圓跨太平洋運輸的周轉時間。安靠在高性能計算領域的研發重點包括RDL中介層技術和橋接技術(如Connect-S)，目前已有多家計算與網絡客戶進入資格認證階段，預計2026年實現大規模量產。此外，安靠在高密度扇出(HDFO)領域具有顯著優勢，能夠為下一代智能手機和車載ADAS系統提供輕薄且高效的互連方案。

這些路線並非完全競爭和互相互斥，而是針對性的服務於不同應用。高端AI GPU更重視帶寬、良率和成熟度;定製AI ASIC可能更重視成本、供貨彈性和多供應商策略;消費電子和邊緣AI產品則更重視尺寸、成本和批量製造能力。

可以預見，未來的先進封裝市場不會是台積電一家獨大，而將呈現多技術路線、多供應商並存的格局。

中國先進封裝如何破局

當先進封裝被攥在少數幾家廠商手中時，國內半導體產業自然也無法置身事外。CoWoS的產能緊缺與技術壁壘，恰恰折射出中國在先進封裝領域加速突破的緊迫性。

好消息是，國內正在全力追趕，且在先進封裝賽道並非從零起步。

長電科技、通富微電、華天科技等封測巨頭均已佈局2.5D/3D封裝、Chiplet等技術路線，部分產品已進入量產階段。例如，長電科技2026年6月宣佈投資78億元在上海臨港建設高端先進封裝工廠，聚焦2.5D/3D堆疊、HBM3e、Chiplet與CPO四大方向。

此外，盛合晶微、甬硅電子、晶方科技等本土企業，也正在通過各具特色的先進封裝能力，提升本土供應鏈價值。大基金三期已將先進封裝列入重點支持方向。

與台積電CoWoS相比，中國廠商在最高端AI GPU封裝中或許仍存在HBM協同、良率控制和客戶生態差距，但在國產AI芯片和特色應用中具備更強的本地客戶貼近度。

更重要的是，Chiplet架構的普及為國內產業提供了一個「換道超車」的窗口。當芯片不再追求單顆極致大，而是通過多顆小芯片拼接實現高性能，封裝的價值佔比將持續提升——這恰恰是國內封測產業積累深厚的領域。

寫在最後

CoWoS的爭奪戰，遠未結束。

台積電在擴產，英特爾、三星、日月光在追趕，國內在奮力突圍。誰能在先進封裝這場競賽中笑到最後，將深刻影響未來十年的AI芯片格局。而對於國內產業來說，這既是挑戰，也是不容錯過的歷史機遇。

本文轉載自半導體行業觀察，智通財經編輯：陳雯芳。